PCT

国際予備審査報告

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

REC'D	1.4 OCT 2004
WIPC	PCT

出題人又は代理人 の告類記号 310201686WO1	今後の手続きに	ついては、国際予備審 IPEA/	査報告の送付通知 416)を参照する	(様式PCT	/
国際出願番号 PCT/JP03/12336	国際出願日(日.月.年)	26. 09. 2003	優先日 (日.月.年)	18. 11.	2002
国際特許分類 (IPC)	Int. Cl'	H02M 3/07	,		
出願人 (氏名又は名称)	株式会社ルン	ネサステクノロジ			
1. 国際予備審査機関が作成したこの目	国際予備審査報告	と法施行規則第57条()	PCT36各) の#	定に分い半	/
2. この国際予備審査報告は、この表紙		•			N 3 .⊘°
区の国際予備審査報告には、附 査機関に対してした訂正を含む (PCT規則70.16及びPCT	X この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関に対してした訂正を含む明細書、請求の範囲及び/又は図面も添付されている。 (PCT規則70.16及びPCT実施細則第607号参照) この附属書類は、全部で5 ページである。				
3. この国際予備審査報告は、次の内容	を含む。				
I × 国際予備審査報告の基礎					
II 優先権					
Ⅲ ∬ 新規性、進歩性又は産業	上の利用可能性に	ついての国際予備審査	報告の不作成		
IV 発明の単一性の欠如		·			
V 区 PCT35条(2)に規定すの文献及び説明 VI D ある種の引用文献	る新規性、進歩性	又は産業上の利用可能	性についての見解、	それを裏付	けけるため
VII 国際出願の不備			•	•	
VII 国際出願に対する意見					
			•		
	·				
国際予備審査の請求書を受理した日 10.11.2003		国際予備審査報告を	作成した日 21.09.2	004	
名称及びあて先 日本国特許庁 (IPEA/JP)		特許庁審査官(権限	のある職員)	3 V	2917
郵便番号100-8915 東京都千代田区霞が関三丁目4番	, э.д.	櫻田	正紀	<u> </u>	
一	ਹ ਯੁੱ	電話番号 03-3	581-1101	内線 33	5 6

様式PCT/IPEA/409 (表紙) (1998年7月)



国際出願番号 PCT/IPO3/12336

			1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2
Ι.	国際予備審查報	B告の基礎 	
1.	この国際予備審 応答するために PCT規則70.1	-砕出された差し替え用紙は、この報告書に』	った。(法第6条(PCT14条)の規定に基づく命令に おいて「出願時」とし、本報告書には添付しない。
	出願時の国際	班魯爾出	•
[× 明細書 明細書 ・明細書	第 <u>1-15</u> ページ、 第 <u>ページ、</u> 第 <u>ページ、</u>	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 一位の事簡と共に提出されたもの
[:		第	出題時に提出されたもの PCT19条の規定に基づき補正されたもの 国際予備審査の請求書と共に提出されたもの 04.06.2004 付の書簡と共に提出されたもの
. [図面	第 ページ/図、 第 ページ/図、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの
	明細書の配列 明細書の配列	表の部分 第 ページ、 表の部分 第 ページ、	The Extraction Cost
2.	上記の出願書類	iの言語は、下記に示す場合を除くほか、この	国際出願の言語である。
	上記の書類は、	下記の言語である 語である	· .
	☐ PCT規則	のために提出されたPCT規則23.1(b)にいう 則48.3(b)にいう国際公開の言語 審査のために提出されたPCT規則55.2また	
3.	この国際出願は	、ヌクレオチド又はアミノ酸配列を含んでお	5り、次の配列表に基づき国際予備審査報告を行った。
	□ この国際と	出願に含まれる書面による配列表	· ·
		出願と共に提出された磁気ディスクによる配	
		この国際予備審査(または調査)機関に提	
		この国際予備審査(または調査)機関に提 是出した書面による配列表が出願時における	田された磁気ディスクによる配列表 国際出願の開示の範囲を超える事項を含まない旨の陳述
	骨の旋曲が	Pめった 5配列表に記載した配列と磁気ディスクによ	る配列表に記録した配列が同一である旨の陳述書の提出
4.		記の書類が削除された。	
L	= ' ' ' ' ' ' ' ' ' ' ' ' ' ' ' ' ' ' '	第 第 2,3	ページ
Ë	=	第 <u>2,3</u> 図面の第 <u></u>	項 ページ/図
5. [れるので、そ	審査報告は、補充欄に示したように、補正が の補正がされなかったものとして作成した。 る判断の際に考慮しなければならず、本報告	出願時における開示の範囲を超えてされたものと認めら (PCT規則70.2(c) この補正を含む差し替え用紙は上 に添付する。)
			,
			·
	•		· · ·

			· -	
v.	新規性、進歩性又は産業上の利用可能性についての法第12 文献及び説明	条 (РСТЗ5条(2))	に定める見解、	それを裏付ける
1.	見解			
				•

新規性(N) 請求の範囲 1,4-21 有 請求の範囲 進歩性(IS) 請求の範囲 1,4-21 有 請求の範囲 産業上の利用可能性 (IA) 請求の範囲 __1, 4-21

2. 文献及び説明 (PCT規則70.7)

文献 1 JP 4-343260 A (富士通株式会社), 30.11.1992

文献 2 E P 0 3 1 9 0 6 3 A 2 (N. V. PHILIPS' GLOEILAMPENFABRIEKEN). 07.06.1989

請求の範囲

JP 2000-49299 A (三菱電機株式会社), 18.02.2000 8 猫文

文献4 US 5831844 A (NEC CORPORATION), 03. 11. 1998

US 5831844 A (NEC CORPORATION), US. 11 JP 2001-109530 A (株式会社日立製作所, 文献 5

株式会社日立超エル・エス・アイ・システムズ), 20.04.2001

JP 2000-259784 A (株式会社日立製作所, 文献6 株式会社日立超エル・エス・アイ・システムズ), 22.09.2000

請求の範囲1,4-21に記載された発明は、国際調査報告で引用された文献に対して進歩性 を有する。文献1-6には、

A. 第2キャパシタの一端は第1MISFETのゲートに接続され、その他端には動作電圧と第 1MISFETの閾値電圧の和よりも大きな電圧振幅を有し、且つ第1クロックと逆相である第 2クロックが入力され、

第4MISFETのバックゲートは第1ノードに接続され、そのソースドレイン経路は第2ノ ードと第1MISFETのゲートとの間に接続され、そのゲートは前段の基本ポンプセルを構成 する第2キャパシタの一端に接続される構成

B. 第2キャパシタの一端は第1MISFETのゲートに接続され、その他端には動作電圧と第 1MISFETの閾値電圧の和よりも大きな電圧振幅を有し、且つ第1クロックと同相である第 2クロックが入力され、

第4MISFETのソースドレイン経路は、第3ノードと第1MISFETのゲートとの間に 接続され、そのゲートは前段の基本ポンプセルを構成する第2キャパシタの一端に接続される構

C. トランスファーMISFETのオフ状態のときに、トランスファーMISFETのゲート と、ドレインまたはソースとを接続する第2接続回路を有する構成

が記載されておらず、しかもその点は当業者といえども自明のものではない。

16

請求の範囲

1. (補正後) 基本ポンプセルをN段接続し昇圧する昇圧回路であって、

前記基本ポンプセルは、少なくとも第1MISFETと、第2MISFETと、第3MISFETと、第1キャパシタと、第4MISFETと、第2のキャパシタとを有し、

前記第1MISFETのバックゲートは第1ノードに接続し、そのソースドレイン経路は、第2ノードと第3ノードとの間に接続され、

前記第2MISFETのバックゲートは前記第1ノードに接続し、そのソースドレイン経路は、前記第1ノードと前記第2ノードとの間に接続し、

前記第3MISFETのバックゲートは前記第1ノードに接続し、そのソースドレイン経路は、前記第1ノードと前記第3ノードとの間に接続し、

前記第1キャパシタの一端は前記第3ノードに接続し、その他端には動作電圧の振幅を有する第1のクロックが入力され、

前記第3ノードが、次段の前記基本ポンプセルの第2ノードに接続し、 前記第2キャパシタの一端は前記第1MISFETのゲートに接続し、 その他端には前記動作電圧と前記第1MISFETの閾値電圧の和よりも大き

な電圧振幅を有し、且つ前記第1クロックと逆相である第2クロックが入力され、

前記第4MISFETのバックゲートは前記第1ノードに接続し、その 20 ソースドレイン経路は前記第2ノードと前記第1MISFETのゲートとの間 に接続し、そのゲートは前段の前記基本ポンプセルを構成する前記第2キャパシタの前記一端に接続することを特徴とする昇圧回路。

2. (削除)

5

10

15

3. (削除)

4. (補正後) 基本ポンプセルをN段接続し昇圧する昇圧回路であって、

前記基本ポンプセルは、少なくとも第1MISFETと、第2MISFETと、第3MISFETと、第1キャパシタと、第4MISFETと、第2のキャパシタとを有し、

5 前記第1MISFETのバックゲートは第1ノードに接続し、そのソースドレイン経路は、第2ノードと第3ノードとの間に接続され、

前記第2MISFETのバックゲートは前記第1ノードに接続し、そのソースドレイン経路は、前記第1ノードと前記第2ノードとの間に接続し、

前記第3MISFETのバックゲートは前記第1ノードに接続し、そのソースドレイン経路は、前記第1ノードと前記第3ノードとの間に接続し、

前記第1キャパシタの一端は前記第3ノードに接続し、その他端には動作電圧の振幅を有する第1のクロックが入力され、

前記第3ノードが、次段の前記基本ポンプセルの第2ノードに接続し、 前記第2キャパシタの一端は前記第1MISFETのゲートに接続し、

15 その他端には前記動作電圧と前記第1MISFETの閾値電圧の和よりも大きな電圧振幅を有し、且つ前記第1クロックと同相である第2クロックが入力され、

前記第4MISFETのソースドレイン経路は、前記第3ノードと前記第1MISFETのゲートとの間に接続し、そのゲートは前段の前記基本ポンプセルを構成する前記第2キャパシタの前記一端に接続することを特徴とする昇圧回路。

- 5. (補正後) 請求項1記載の昇圧回路であって、 前記第1、2、3、4MISFETはn型のMISFETであって、 正側に電圧を昇圧することを特徴とする昇圧回路。
- 25 6. 請求項1記載の昇圧回路であって、
 前記第1、2、3、4MISFETはp型のMISFETであって、
 負側に電圧を昇圧することを特徴とする昇圧回路。
 - 7. (補正後) 請求項4に記載の昇圧回路であって、

10

20

前記第1、2、3、4MISFETはn型のMISFETであって、 負側に電圧を昇圧することを特徴とする昇圧回路。

8. (補正後) 請求項4に記載の昇圧回路であって、

5

20

前記第1、2、3、4MISFETはp型のMISFETであって、 正側に電圧を昇圧することを特徴とする昇圧回路。

9. (補正後) 請求項1または4に記載の昇圧回路であって、

前記動作電圧の2倍の電圧のクロックを生成する2倍圧クロック発生回路を有し、

前記 2 倍圧クロック発生回路が、前記第 2 クロックを生成することを特 10 徴とする昇圧回路。

10. (補正後) 請求項1または4に記載の昇圧回路であって、

前記基本ポンプセルの奇数段に入力される前記第1クロックと、その偶数段に入力される前記第1クロックが逆相であり、

前記基本ポンプセルの奇数段に入力される前記第2クロックと、その偶 15 数段に入力される前記第2クロックが逆相であることを特徴とする昇圧回路。

11. (補正後) 基本ポンプセルをN段接続し昇圧する昇圧回路であって、 前記基本ポンプセルが、

n型であるトランスファーMISFETと、前記トランスファーMIS FETのドレインまたはソースのいずれか電位の低い方と、前記トランスファ ーMISFETのバックゲートとを接続する第1接続回路と、

前記トランスファーMISFETのゲートに容量を介して、動作電圧と前記トランスファーMISFETの閾値電圧との和よりも大きな電圧振幅の電圧を印加する回路と、

前記トランスファーMISFETのオフ状態のときに、前記トランスフ
25 ァーMISFETのゲートと、ドレインまたはソースとを接続する第2接続回路とを有することを特徴とする昇圧回路。

12. (補正後) 請求項11に記載の昇圧回路であって、

前記第1接続回路は、第1基板制御MISFETと第2基板制御MISFETとから構成され、

前記第1、第2基板制御MISFETの一方が導通し、前記トランスファーMISFETのドレインまたはソースのいずれか電位の低い方と、前記トランスファーMISFETのバックゲートとを接続することを特徴とする昇圧回路。

- 13. (補正後)基本ポンプセルをN段接続し昇圧する昇圧回路であって、 前記基本ポンプセルが、
- 10 p型であるトランスファーMISFETと、

5

25

前記トランスファーMISFETのドレインまたはソースのいずれか電位の高い方と、前記トランスファーMISFETとバックゲートとを接続する第1接続回路と、

前記トランスファーMISFETのゲートに容量を介して、動作電圧と 15 前記トランスファーMISFETの閾値電圧との和よりも大きな電圧振幅の電 圧を印加する回路と、

前記トランスファーMISFETのオフ状態のときに、前記トランスファーMISFETのゲートと、ドレインまたはソースとを接続する第2接続回路とを有することを特徴とする昇圧回路。

20 14. (補正後) 請求項13に記載の昇圧回路であって、

前記第1接続回路は、第1基板制御MISFETと第2基板制御MISFETとから構成され、

前記第1、第2基板制御MISFETの一方が導通し、前記トランスファーMISFETのドレインまたはソースのいずれか電位の高い方と、前記トランスファーMISFETのバックゲートとを接続することを特徴とする昇圧回路。

15. 請求項1に記載の昇圧回路であって、

正、負のいずれかに昇圧するかを選択する選択回路を有することを特徴とする昇圧回路。

16. 請求項15に記載の昇圧回路であって、

前記選択回路は、

5

前記基本ポンプセルの初段または最終段のいずれか一方の第2ノードを 前記動作電圧に接続する回路であり、他方の第3ノードを接地電位に接続する ことを特徴とする昇圧回路。

17. 請求項1記載の昇圧回路であって、

直列型チャージポンプを有し、

前記直列型チャージポンプが、前記昇圧回路が出力する第1の電圧から 第2の電圧を出力することを特徴とする昇圧回路。

- 10 18. 請求項1記載の昇圧回路により生成された電圧により、読み出し、書き込み、消去の少なくともいずれか一つを行うことを特徴とする不揮発性メモリー。
 - 19. 請求項18記載の不揮発性メモリーを有することを特徴とするICカード。
- 15 20. (追加)請求項11記載の昇圧回路であって、

前記第2接続回路は、ドレインソース経路が前記トランスファーMISFETのゲートとドレインまたはソースとの間に接続され、ゲート値には前段のポンプセルにおける前記トランスファーMOSのゲート電圧が印加されるゲート電圧設定MISFETであることを特徴とする昇圧回路。

20 21. (追加)請求項13記載の昇圧回路であって、

前記第2接続回路は、ドレインソース経路が前記トランスファーMISFETのゲートとドレインまたはソースとの間に接続され、ゲートには前段のポンプセルにおける前記トランスファーMOSのゲート電圧が印加されるゲート電圧設定MISFETであることを特徴とする昇圧回路。

Translation





PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference	FOR FURTHER ACTION See Notification of Transmittal of International			
310201686WO1 International application No.	Preliminary Examination Report (Form PCT/IPEA/416)			
PCT/JP2003/012336	International filing date (day/month/year) 26 September 2003 (26.09.2003) Priority date (day/month/year) 18 November 2002 (18.11.2002)			
International Patent Classification (IPC) or no	26 September 2003 (26.09.2003) 18 November 2002 (18.11.2002) ational classification and IPC			
H02M 3/07				
Applicant				
	RENESAS TECHNOLOGY CORP.			
This international preliminary examinand is transmitted to the applicant according to the accordi	nation report has been prepared by this International Preliminary Examining Authority			
	sheets, including this cover sheet.			
This report is also accompanie amended and are the basis for	this report and/or sheets containing restification, claims and/or drawings which have been			
70.16 and Section 607 of the A	this report and/or sheets containing rectifications made before this Authority (see Rule Administrative Instructions under the PCT).			
These annexes consist of a tota	of 5 sheets.			
3. This report contains indications relating to the following items:				
I Basis of the report	_			
II Priority	·			
III Non-establishment of	opinion with regard to novelty, inventive step and industrial applicability			
IV Lack of unity of inven				
V Reasoned statement ur citations and explanati	nder Article 35(2) with regard to novelty, inventive step or industrial applicability;			
VI Certain documents cite	ed			
VII Certain defects in the i	international application			
·	n the international application			
Date of submission of the demand	Date of completion of this report			
10 November 2003 (10.11.2				
Name and mailing address of the IPEA/JP	Authorized officer			
Facsimile No.	Telephone No.			

Form PCT/IPEA/409 (cover sheet) (July 1998)

INTERNATIONAL PREMINARY EXAMINATION REPORT

Interpolation No.
PCT/JP2003/012336

I. Basis	s of the r	port .
1. With	n regard to	the elements of the international application:*
		mational application as originally filed
		ription:
	pages	115
	pages	, as originally fried
	pages	, filed with the letter of
\boxtimes	the clai	
KY	pages	
	pages	6, 15-19 , as originally filed
	pages	, as amended (together with any statement under Article 19
	pages	1, 4, 5, 7-14, 20, 21 , filed with the demand
\boxtimes	•	1, 4, 5, 7-14, 20, 21, filed with the letter of04 June 2004 (04.06.2004)
	the drav	ings:
	pages -	, as originally filed
	pages _ pages	filed with the demand
_	-	, filed with the letter of
L ti	he sequen	ce listing part of the description:
	pages _	, as originally filed
	pages _	filed with the days of
	pages _	, filed with the demand, filed with the letter of
3. With prelim	the lange the lange or 55.3). regard to inary example to contained furnished furnished the state internation. The state been furnished the state of	which is: age of a translation furnished for the purposes of international search (under Rule 23.1(b)). age of publication of the international application (under Rule 48.3(b)). age of the translation furnished for the purposes of international preliminary examination (under Rule 55.2 and/any nucleotide and/or amino acid sequence disclosed in the international application, the international mination was carried out on the basis of the sequence listing: in the international application in written form. ther with the international application in computer readable form. subsequently to this Authority in written form. subsequently to this Authority in computer readable form. ment that the subsequently furnished written sequence listing does not go beyond the disclosure in the nal application as filed has been furnished. ment that the information recorded in computer readable form is identical to the written sequence listing has shed. diments have resulted in the cancellation of: description, pages
]	∐ the	claims, Nos 2, 3
Ĺ		drawings, sheets/fig
	his repor	has been established as if (some of) the amendments had not been made, since they have been considered to go disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**
ana /u.	17).	ts which have been furnished to the receiving Office in response to an invitation under Article 14 are referred to "originally filed" and are not annexed to this report since they do not contain amendments (Rule 70.16
Any rep	lacement	sheet containing such amendments must be referred to under item 1 and annexed to this report.

INTERNATIONAL PRESENTINARY EXAMINATION REPORT

Int	nal application No.
	PCT/JP03/12336

tatement			
Novelty (N)	Claims	1, 4-21	YE
	Claims	,, 721	
Inventive step (IS)			NO
myomiye siep (15)	Claims	1, 4-21	YE
	Claims		NO
Industrial applicability (IA)	Claims	1, 4-21	
	Claims	1, 4-21	YE
			МО

Citations and explanations

Document 1: JP, 4-343260, A (Fujitsu Limited), 30 November 1992

Document 2: EP, 0319063 A2 (N. V. Philips' Gloeilampenfabrieken), 07 June, 1989 Document 3: JP 2000-49299, A (Mitsubishi Electric Corporation), 18 February, 2000

Document 4: US, 5831844, A (NEC Corporation), 03 November, 1998

Document 5: JP, 2001-109530, A (Hitachi, Ltd., Hitachi ULSI Systems Co., Ltd.), 20 April, 2001

Document 6: JP, 2000-259784, A (Hitachi, Ltd., Hitachi ULSI Systems Co., Ltd.), 22 September,

The inventions described in claims 1, 4-21 appear to involve an inventive step with respect to the documents cited in the ISR. None of the documents 1-6 describes the following features and those features are not obvious to a person skilled in the art.

A. A configuration in which one terminal of the second capacitor is connected to a gate of the first MISFET, and a second clock that has a voltage amplitude larger than the sum total of the threshold voltage of the first MISFET and the operation voltage and a phase opposite that of the first clock is inputted to the other terminal of the second capacitor, and

the back gate of the fourth MISFET is connected to a first node, the source-drain path thereof is connected between the second node and the gate of the first MISFET, and the gate thereof is connected to one terminal of the second capacitor constituting the basic pump cell of the front stage.

B. A configuration in which one terminal of the second capacitor is connected to the gate of the first MISFET, and a second clock that has a voltage amplitude larger than the sum total of the threshold voltage of the first MISFET and the operation voltage and the same phase as the first clock is inputted to the other terminal of the second capacitor, and

the source-drain path of the fourth MISFET is connected between the third node and the gate of the first MISFET, and this gate is connected to one terminal of the second capacitor constituting the basic pump cell of the front stage.

C. A configuration having a second connection circuit for connecting the gate of the transfer MISFET and the drain or source when the transfer MISFET is switched OFF.